

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **11087509 A**

(43) Date of publication of application: **30.03.99**

(51) Int. Cl.

H01L 21/768
H01L 21/28

(21) Application number: **10191112**

(22) Date of filing: **07.07.98**

(30) Priority: **17.07.97 US 97 896114**

(71) Applicant: **SHARP CORP SHARP MICRO
ELECTRON TECHNOL INC**

(72) Inventor: **NGUYEN TUE
HSU SHENG TENG**

(54) **LOW RESISTANCE CONTACT BETWEEN METAL
LAYER OF INTEGRATED CIRCUIT AND FORMING
METHOD THEREOF**


interposing a barrier layer between them can be reduced
to an irreducible minimum in resistance.

COPYRIGHT: (C)1999,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To form a wiring and a dual damassin wiring which are both in resistance by a method wherein a barrier layer material is deposited on a via hole so as to form a barrier layer on a selected area, an anisotropical etching is carried out to remove the barrier layer deposited on the selected area, and the via hole is connected directly to a metal layer.

SOLUTION: Conductive and non-conductive barrier material are deposited in a conformal manner on the side wall surface 22 of a dielectric intermediate layer 14 and the selected area 24 of a metal layer to form a barrier layer on the side wall surface 22 of the dielectric intermediate layer 14. The barrier layer formed on the selected area 24 of the dielectric layer 14 is removed by selective anisotropic etching. In this process, the barrier layer on the barrier layer 18 is also removed, a via hole 20 has a side wall coated with a barrier surface, and it is prepared that a metal layer 12 is directly connected to another metal layer which is deposited later through the via 20. By this setup, a connection made between two metal layers without



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-87509

(43) 公開日 平成11年(1999) 3月30日

(51) Int.Cl. ⁶	識別記号	F I	
H 0 1 L 21/768		H 0 1 L 21/90	D
21/28	3 0 1	21/28	3 0 1 R

審査請求 未請求 請求項の数38 O L (全 21 頁)

(21) 出願番号 特願平10-191112

(22) 出願日 平成10年(1998) 7月7日

(31) 優先権主張番号 08/896, 114

(32) 優先日 1997年7月17日

(33) 優先権主張国 米国 (U S)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(71) 出願人 592208286

シャープ・マイクロエレクトロニクス・テ

クノロジー・インコーポレイテッド

アメリカ合衆国、ワシントン・98607、カ

マス、エヌ・ダブリュー、パシフィック・

リム・プールバード・5700

(74) 代理人 弁理士 山本 秀策


最終頁に続く

(54) 【発明の名称】 集積回路の金属層間の低抵抗コンタクトおよびその形成方法

(57) 【要約】

【課題】 導電性の高い I C の金属層間配線の形成方法を提供する。

【解決手段】 本発明による金属層間の低抵抗ビア配線の形成方法は、側壁表面 (42) を有し、誘電性中間層 (36) を貫通して金属層 (32) の選択されたエリア (44) を露出する集積回路 (I C) ビアにおいて、金属層間の低抵抗ビア配線を形成する方法であって、 a) 該ビアの上にバリア層材料を共形的に堆積させることによって、該ビアの該側壁表面および該金属層の該選択されたエリアの上にバリア層 (46) を形成する工程と、 b) 異方的にエッチングを行い、該ビアの該側壁表面 (42) 上に堆積した該バリア層は除去せず、該金属層の該選択されたエリア (44) 上に堆積した該バリア層 (46) を選択的に除去して、これにより、バリア表面側壁を有するビアが、該金属層 (32) を続いて堆積される金属層 (48) と直接接続するために準備される工程と、を包含する。



【特許請求の範囲】

【請求項1】 側壁表面を有し、誘電性中間層を貫通して金属層の選択されたエリアを露出する集積回路（IC）ビアにおいて、金属層間の低抵抗ビア配線を形成する方法であって、

a) 該ビアの上にバリア層材料を共形的に堆積させることによって、該ビアの該側壁表面および該金属層の該選択されたエリアの上にバリア層を形成する工程と、

b) 異方的にエッチングを行い、該ビアの該側壁表面上に堆積した該バリア層は除去せず、該金属層の該選択されたエリア上に堆積した該バリア層を選択的に除去して、これにより、バリア表面側壁を有するビアが、該金属層を続いて堆積される金属層と直接接続するために準備される工程と、を含む金属層間の低抵抗ビア配線の形成方法。

【請求項2】 第1の金属水平層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層と、該第1の誘電性中間層の上に設けられる第2のバリア層とを含む集積回路（IC）において、金属層間の低抵抗配線を形成する方法であって、

a) 該第1のバリア層と、該第1の誘電性中間層と、該第2のバリア層との選択された互いに重なるエリアをエッチングしてビアを形成し、該第1の誘電性中間層の垂直な側壁表面および該第1の金属層の選択されたエリアを露出する工程と、

b) 該工程a)において露出された該第1の誘電性中間層の該垂直な側壁表面および該第1の金属層の該選択されたエリア上に、第3のバリア層を共形的に堆積させる工程と、

c) 水平方向に異方的にエッチングを行い、該第1の誘電性中間層の該垂直な側壁表面上に堆積した第3のバリア層は除去せず、該第1の金属層の該選択されたエリア上に堆積した第3のバリア層を選択的に除去して、これにより、バリア表面側壁を有するビアが、該第1の金属層を続いて堆積される金属層と直接接続するために準備される工程と、を含む金属層間の低抵抗配線の形成方法。

【請求項3】 前記工程c)の後に、

d) 前記第2のバリア層の上に第2の金属層を堆積させることによって、前記工程a)において形成された前記ビアを充填して、前記第1の金属層と接続させることにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される工程をさらに含む、請求項2に記載の金属層間の低抵抗配線の形成方法。

【請求項4】 前記工程d)の後に、

e) 前記第2の金属層を選択的にエッチングして配線を形成する工程と、

f) 該第2の金属層の上に第4のバリア層を堆積させ、該第4のバリア層の上に第2の誘電性中間層を堆積させ

る工程と、

g) 該第2の誘電性中間層の化学機械研磨（CMP）を実行して、該第2の誘電性中間層の上に第5のバリア層を堆積させる工程と、

h) 前記工程a)から該工程d)を繰り返して、該第2の金属層と続いて堆積される第3の金属層との間に低抵抗接続を形成し、これにより、前記ICにおける複数の金属層が配線される工程と、をさらに含む、請求項3に記載の金属層間の低抵抗配線の形成方法。

10 【請求項5】 前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される、請求項2に記載の金属層間の低抵抗配線の形成方法。

【請求項6】 前記非導電性のバリア層の材料が、Si₃N₄およびTiO₂から成る群より選択される、請求項5に記載の金属層間の低抵抗配線の形成方法。

20 【請求項7】 前記導電性のバリア層の材料が、高融点金属と、TiN、WN、およびTa₂Nを含む高融点金属化合物とから成る群より選択される、請求項5に記載の金属層間の低抵抗配線の形成方法。

【請求項8】 前記第1の金属層が銅層である、請求項2に記載の金属層間の低抵抗配線の形成方法。

【請求項9】 前記第1および第2の金属層が銅層である、請求項3に記載の金属層間の低抵抗配線の形成方法。

30 【請求項10】 側壁表面を有し、誘電性中間層の第2の厚みの部分を貫通して、金属層の上に設けられる該誘電性中間層の第1の厚みの部分の選択されたエリアを露出する集積回路（IC）ダマシンプロセスにおいて、金属層間に低抵抗配線を形成する方法であって、

a) 絶縁バリア層の材料を該溝の上に異方的に堆積させて、該誘電性中間層の該第1の厚みの部分の該選択されたエリアの上に絶縁バリア層を形成する工程と、

b) 該絶縁バリア層と、該誘電性中間層の該第1の厚みの部分との選択された互いに重なる部分をエッチングして、該誘電性中間層の該第1の厚みの部分の側壁表面および該金属層の選択されたエリアを露出することにより、該溝から該金属層の該選択された面積に至るビアが形成される工程と、

40 c) 該溝および該ビアの上に導電性バリア層の材料を共形的に堆積させ、該誘電性中間層の該第1および第2の厚みの部分の該側壁表面と、該金属層の該選択されたエリアとの上に導電性バリア層を形成する工程と、

d) 異方的にエッチングを行い、該第1の誘電性中間層の該第1および第2の厚みの部分の該側壁表面の上の該導電性バリア層は除去せず、該金属層の該選択されたエリアの上の該導電性バリア層を選択的に除去して、これにより、バリア側壁表面を有するダマシンプロセスによるビアおよび溝が、該金属層を続いて堆積される銅金属層と直接接続するために準備される工程と、を含む金属

層間の低抵抗配線の形成方法。

【請求項11】 前記工程b)において、アルミニウムと、アルミニウム-銅合金と、タングステンとから成る群より選択される材料による金属層の選択されたエリアが露出される、請求項10に記載の金属層間の低抵抗配線の形成方法。

【請求項12】 第1の金属水平層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層とを含む集積回路(IC)であって、該第1の誘電性中間層が、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する集積回路において、金属層間の低抵抗デュアルダマシンプ配線を形成する方法であって、

a) 該第1の誘電性中間層の該第2の厚みの部分の選択されたエリアをエッチングして、ダマシンプ配線溝を形成し、該第1の誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該第1の誘電性中間層の該第1の厚みの部分の選択された水平表面を露出する工程と、

b) 該工程a)において露出された該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面の上に位置するように、第2のバリア層を、該第1の誘電性中間層の上に水平方向に異方的に堆積させ、該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う工程と、

c) 該工程b)において堆積された該第2のバリア層と、該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面と、該第1のバリア層との選択された互いに重なる面積をエッチングして、該第1の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第1の金属層の選択されたエリアを露出することにより、該溝から該第1の金属層の該選択されたエリアに至るビアが形成される工程と、

d) 該工程a)において露出された該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面と、該工程b)において堆積された該第2のバリア層と、該工程c)において露出された該第1の金属層の該選択された

エリアおよび該第1の誘電性中間層の該第1の厚みの部分の該垂直な側壁表面との上に、第3のバリア層を共形的に堆積させる工程と、

e) 水平方向に異方的にエッチングを行って、該第1の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面の上の第3のバリア層は除去せず、該第1の金属層の該選択されたエリアの上の該第3のバリア層を選択的に除去して、これにより、バリア表面側壁を有するダマシンププロセスによるビアおよび溝が、該第1の金属層を続いて堆積される金属層と直接接続するために準備される工程と、を含む金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項13】 前記工程e)の後に、

f) 前記第2のバリア層の上に第2の金属層を堆積さ

せ、前記工程a)において形成された前記溝と、前記工程b)において形成された前記ビアとを充填して、前記第1の金属層と接続させることにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される工程をさらに含む、請求項12に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項14】 前記工程f)の後に、

g) 前記第2の金属層の化学機械研磨(CMP)を実行する工程と、

h) 該第2の金属層の上に第4のバリア層を堆積させ、該第4のバリア層の上に第2の誘電性中間層を堆積させる工程と、

i) 前記工程a)から該工程f)までの工程を繰り返して、該第2の金属層と続いて堆積される金属層との間に低抵抗接続を形成し、これにより、前記ICにおける複数の金属層が配線される工程と、をさらに含む、請求項13に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項15】 前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される、請求項12に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項16】 前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される、請求項15に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項17】 前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される、請求項15に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項18】 前記第1の金属層が銅層である、請求項12に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項19】 前記第1および第2の金属層が銅層である、請求項13に記載の金属層間の低抵抗デュアルダマシンプ配線の形成方法。

【請求項20】 金属層と、

該金属層の上に設けられる誘電性中間層と、

該誘電性中間層の選択されたエリアを貫通して、該誘電性中間層の側壁表面および該金属層の選択された表面を露出するビアと、

該誘電性中間層の該側壁表面および該金属層の該選択された表面の上にバリア層の材料を共形的に堆積させることにより形成されるバリア層であって、異方的にエッチングを行うことによって、該金属層の該選択された表面上の該バリア層が選択的に除去され、これにより、バリア表面側壁を有するビアが、該金属層を続いて堆積される金属層と直接接続するために準備されるバリア層と、

を含む、集積回路（IC）における低抵抗金属層ビア配線。

【請求項21】 第1の金属水平層と、
該第1の金属層の上に設けられる第1のバリア層と、
該第1のバリア層の上に設けられる第1の誘電性中間層と、
該第1の誘電性中間層の上に設けられる第2のバリア層と、
該第1のバリア層と、該第1の誘電性中間層と、該第2のバリア層との選択された互いに重なる部分を貫通して、該第1の誘電性中間層の垂直な側壁表面および該第1の金属層の選択された表面を露出する第1のビアと、
該第1の誘電性中間層の該垂直な側壁表面および該第1の金属層の該選択された表面の上に第3のバリア層を構成する材料を共形的に堆積させることにより形成される該第3のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第1の金属層の該選択された表面上の該第3のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第1のビアが、該第1の金属層を続いて堆積される金属層と直接接続するために準備される第3のバリア層と、を含む、集積回路（IC）における低抵抗金属層配線。

【請求項22】 前記第2のバリア層の上に設けられ、前記第1のビアを充填して、前記第1の金属層の前記選択された表面と接続する第2の金属層をさらに含み、これにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される、請求項21に記載の金属層配線。

【請求項23】 前記第2の金属層が選択的にエッチングされて配線層が形成される金属層配線であって、
該第2の金属層の上に設けられる第4のバリア層と、
該第4のバリア層の上に設けられる第2の誘電性中間層と、
該第2の誘電性中間層の上に設けられる第5のバリア層と、
該第4のバリア層と、該第2の誘電性中間層と、該第5のバリア層との選択された互いに重なる部分を貫通して、該第2の誘電性中間層の垂直な側壁表面および該第2の金属層の選択された表面を露出する第2のビアと、
該第2の誘電性中間層の該垂直な側壁表面および該第2の金属層の該選択された表面の上に第6のバリア層を構成する材料を共形的に堆積させることにより形成される該第6のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第2の金属層の該選択された表面上に堆積した該第6のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第2のビアが、該第2の金属層を続いて堆積される金属層と直接接続するために準備される第6のバリア層と、をさらに含む、請求項22に記載の金属層配線。

【請求項24】 前記第1および第2のバリア層の材料

が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される、請求項21に記載の金属層配線。

【請求項25】 前記非導電性のバリア層の材料が、Si₃N₄およびTiO₂から成る群より選択される、請求項24に記載の金属層配線。

【請求項26】 前記導電性のバリア層の材料が、高融点金属と、TiN、WN、およびTa₂Nを含む高融点金属化合物とから成る群より選択される、請求項24に記載の金属層配線。

【請求項27】 前記第1の金属層が銅層である、請求項21に記載の金属層配線。

【請求項28】 前記第1および第2の金属層が銅層である、請求項22に記載の金属層配線。

【請求項29】 水平金属層と、
該金属層の上に設けられる誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する誘電性中間層と、
該誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該誘電性中間層の該第1の厚みの部分の選択された水平表面を露出するダマシン配線溝と、
該誘電性中間層の該第1の厚みの部分の該選択された水平表面上に位置するように、水平方向における異方性堆積によって形成される絶縁バリア層と、
該絶縁バリア層と、該誘電性中間層の該第1の厚みの部分の選択された互いに重なる部分を貫通して、該誘電性中間層の該第1の厚みの部分の側壁表面および該金属層の選択された表面を露出するビアと、

該誘電性中間層の該第1および第2の厚みの部分の該側壁表面、該誘電性中間層の該第1の厚みの部分の該選択された水平表面、および該金属層の該選択された面積の上に導電性バリア層の材料を共形的に堆積させることにより形成される導電性バリア層であって、水平方向に異方的にエッチングを行うことによって、該金属層の該選択された表面上に堆積した該導電性バリア層が選択的に除去され、これにより、導電性バリア表面側壁を有する該ダマシンプロセスによるビアおよび溝が、該金属層を続いて堆積される銅金属層と直接接続するために準備される導電性バリア層と、を含む、集積回路（IC）における低抵抗金属層デュアルダマシン配線。

【請求項30】 前記金属層の材料が、アルミニウムと、アルミニウム-銅合金と、タングステンとから成る群より選択される、請求項29に記載の金属層デュアルダマシン配線。

【請求項31】 第1の水平金属層と、
該第1の金属層の上に設けられる第1のバリア層と、
該第1のバリア層の上に設けられる第1の誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の

上に位置する第2の厚みの部分とを有する第1の誘電性中間層と、

該第1の誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該第1の誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該第1の誘電性中間層の該第1の厚みの部分の選択された水平表面を露出する第1のダマシ配線溝と、

該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面の上に位置するように、水平方向における異方性堆積によって形成され、該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う第2のバリア層と、

該第2のバリア層と、該第1の誘電性中間層の該第1の厚みの部分と、該第1のバリア層との選択された互いに重なる面積を貫通して、該第1の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第1の金属層の選択された表面を露出する第1のビアと、

該第1の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面、該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面、および該第1の金属層の該選択された表面の上に第3のバリア層を構成する材料を共形的に堆積させることにより形成される該第3のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第1の金属層の該選択された表面上に堆積した該第3のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該ダマシプロセスによる第1のビアおよび溝が、該第1の金属層を続いて堆積される金属層と直接接続するために準備される第3のバリア層と、を含む、集積回路(IC)における低抵抗金属層配線。

【請求項32】 前記第1の誘電性中間層の上に設けられ、前記第1のビアおよび溝を充填して、前記第1の金属層の前記選択された表面と接続する第2の金属層をさらに含み、これにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される、請求項31に記載の金属層配線。

【請求項33】 前記第2の金属層上で化学機械研磨(CMP)が実行される金属層配線であって、該第2の金属層の上に設けられる第4のバリア層と、該第4のバリア層の上に設けられる第2の誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する第2の誘電性中間層と、該第4のバリア層と、該第2の誘電性中間層の該第1の厚みの部分との選択された互いに重なる部分を貫通して、該第2の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第2の金属層の選択された表面を露出する第2のビアと、該第2のビアの上に、該第2の誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該

第2の誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該第2の誘電性中間層の該第1の厚みの部分の選択された水平表面を露出する第2のダマシ溝と、該第2の誘電性中間層の該第1の厚みの部分の該選択された水平表面の上に位置するように、水平方向における異方性堆積によって形成され、該第2の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う第5のバリア層と、

該第2の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面および該第2の金属層の該選択された表面の上に第6のバリア層を構成する材料を共形的に堆積させることにより形成される該第6のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第2の金属層の該選択された面積上に堆積した該第6のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第2のビアおよび溝が、該第2の金属層を続いて堆積される金属層と直接接続するために準備される第6のバリア層と、をさらに含む、請求項32に記載の金属層配線。

【請求項34】 前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される、請求項31に記載の金属層配線。

【請求項35】 前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される、請求項34に記載の金属層配線。

【請求項36】 前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される、請求項34に記載の金属層配線。

【請求項37】 前記第1の金属層が銅層である、請求項31に記載の金属層配線。

【請求項38】 前記第1および第2の金属層が銅層である、請求項32に記載の金属層配線。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、概して集積回路(IC)の処理および製造に関し、より具体的には、銅配線構造物、および、銅層間の電気導電率を改善するために、介在する汚染バリア層のない銅配線構造物を形成する方法に関する。

【0002】

【従来の技術】より小型、より安価、かつより高性能という電子製品に対する需要が進む中、小さな幾何学的構造の集積回路および大きな基板の必要性がさらに高まっている。また、このような需要により、IC基板上の回路の実装密度をより高くすることが求められている。小さな幾何学的構造のIC回路が望まれることにより、部品と誘電層との間の配線をできる限り小さくする必要性が生じる。従って、ビア配線および接続線の幅を削減す

る研究が続いている。配線の導電率は、配線の表面面積の削減と共に削減され、その結果増加する配線の抵抗率はIC設計の障害となっていた。高抵抗率を有する導体は、インピーダンスが高く、伝播遅延が大きな伝導経路を生み出す。これらの問題は、不確実な信号タイミング、不確実な電圧層、およびICの部品間の長い信号遅延を引き起こす。伝播の不連続はまた、接続が不十分な交差する伝導表面、またはインピーダンス特性の大きく異なる導体の接続から生じる。

【0003】抵抗率が低く、かつ揮発性の処理環境に耐える能力を有する配線およびビアが必要である。集積回路の製造において、電気素子占有面積間の配線、またはビアの作製にはアルミニウムおよびタングステン金属が使用されることが多い。これらの金属は、特別な扱いを必要とする銅とは異なり、製造環境において使用しやすいので一般的である。

【0004】電気回路の配線およびビアのサイズを削減する取り組みにおいて、銅(Cu)はアルミニウムの代替物として自然な選択である。銅の導電率はアルミニウムの約2倍であり、タングステンの3倍以上である。その結果、アルミニウム線の半分の幅を有する銅線で同じ電流を伝搬することができる。

【0005】銅のエレクトロマイグレーション特性もまたアルミニウムよりはるかに優れている。アルミニウムのエレクトロマイグレーションによる劣化および破損の受け安さは、銅の約10倍である。その結果、銅線は、たとえそれがアルミニウム線よりはるかに小さな断面を有するものであれ、電気的統合性をよりよく維持することができる。

【0006】しかし、IC処理において銅を使用することに関連する問題がある。銅はIC処理に使用される材料の多くを汚染するため、銅の遊走を防ぐために注意を払わなければならない。銅の集積回路材料への拡散の問題に取り組むために、様々な手段が提案されてきた。いくつかの材料、具体的には高融点金属を、銅拡散プロセスを防ぐバリアとして使用することが提案されてきた。銅拡散バリアとしての使用に適し得る高融点金属の例としては、タングステン、モリブデン、および窒化チタン(TiN)がある。しかし、銅のこれらの拡散バリア材料への付着はIC処理の問題であり、このような材料の電気導電率はIC配線の構築における問題点である。

【0007】選択されたIC特徴の幾何学的構造が小さい場合、金属は、スパッタリングなどの従来の金属堆積プロセスを使用して、基板上、またはビア内に堆積させ得ない。アルミニウムであれ銅であれ、金属をスパッタリングして直径の小さなビアを充填するのは、隙間充填能力が劣るので非実用的である。銅を堆積させるために、様々な化学蒸着堆積(CVD)技術が当該産業において開発されているところである。

【0008】典型的なCVDプロセスにおいては、銅を

有機リガンドと結合させて、揮発性銅化合物または前駆体を生成する。すなわち、銅を容易にガスに気化する化合物内に取り込む。拡散バリア材料などの集積回路の選択された表面を、温度を上昇させた環境で銅含有ガスに曝す。揮発性銅ガス化合物が分解すると、銅は加熱された選択表面上に残る。CVDプロセスの使用に利用できる銅化合物にはいくつかある。銅化合物の分子構造は、選択表面上の銅膜残渣の導電性に、少なくとも部分的に影響を与えることが、一般的に認められている。

【0009】誘電性中間層によって分離される、銅などの金属層間の接続は、典型的には金属層間のビア形成のダマシン(damascene)方法を用いて形成される。まず、下に位置する銅膜が誘電体によって完全に覆われる。典型的な誘電体は二酸化シリコンである。次いで、パターニングされたフォトレジストプロファイルが誘電体の上に形成され、配線溝が誘電体にエッチングされる。別のレジスト層は、溝の上に位置するフォトレジストに、ビアが形成される誘電体の面積に対応する開口部、または孔を有する。次いで、フォトレジストで覆われていない誘電体がエッチングされて、フォトレジストの孔の下に位置する酸化物が除去される。その後、フォトレジストが剥離される。次いで、銅、またはその他の金属材料の薄膜を使用してビアおよび溝を充填する。この段階で、誘電体層及びそれを貫通する銅のビアを含む層が銅膜の上に存在する。残っている余剰の銅は、当該分野で周知のように、化学機械研磨(CMP)プロセスを用いて除去される。この結果、「象眼の」またはダマシンの構造物が得られる。

【0010】銅配線の形成には、銅線がバリア層で完全に取り囲まれていることが必要である。バリア層は、導電性または非導電性のどちらでもあり得る。製造プロセスには、既存のバリア層をエッチングから保護するため、かつこれらのバリア層の表面を銅およびその他のIC材料に付着するように調製するために、更なるプロセス工程が必要である。導電性バリアはまた、金属層との良好な電気的界面を有するように調製しなければならない。バリア層は、ICの様々な金属層と誘電性中間層との間の膜として堆積され得る。ダマシンプロセスは、ダマシンビアおよび溝の形成中に、更なるバリア層の形成を必要とし得る。ほとんどの先在する導電性バリア層は、銅ビアと金属層との間のコンダクタンスを低下させるが、これらのバリアは除去が困難であることが多い。銅ビアとそれと界面を成す導電性バリア層との間の抵抗を最小限に抑えるための方法が開発されている。さらに、付着と伝導特性との間には妥協がなされることが多い。

【0011】Nguyenらによって発明され、「銅の付着のための酸化拡散バリア表面およびその方法(Oxidized Diffusion Barrier Surface for the Adherence of Copper and Method for Same)」と題された、1996年9

月20日に出願された、本出願と同一譲渡人に譲渡される、同時係属米国出願シリアルナンバー-08/717,267、アトーニードケットナンバー-SMT123は、拡散バリア表面を酸化して、銅の拡散バリアへの付着を向上させる方法を開示する。低速電気回路においては、酸化物の薄い層によってもたらされる抵抗は非常に小さい。しかし、より高速の用途においては、抵抗の量がたとえ小さくても、酸化物層にわたる電子流の伝播遅延が増加し得る。この前述の特許出願の第1の目的は、選択された表面上に堆積される銅の状態を維持する能力を向上させることであり、銅と選択された表面との間の導電率を向上させることではない。

【0012】CharneskiおよびNguyenによって発明され、「拡散バリア表面に付着された銅およびその方法 (Copper Adhered to a Diffusion Barrier Surface and Method for Same)」と題された、1996年9月20日に出願された、本出願と同一譲渡人に譲渡される、別の同時係属米国出願シリアルナンバー-08/717,315、アトーニードケットナンバー-SMT243は、様々な反応性ガスの種類を使用して、拡散バリア上に酸化物層を形成することなく、銅の付着を向上させる方法を開示する。しかし、本特許出願は、表面上に堆積された銅の導電率を向上させることなく、銅の付着を向上させることに焦点を置く。

【0013】NguyenおよびMaaによって発明され、「ION調製導電性表面での銅の化学蒸着およびその方法 (Chemical Vapor Deposition of Copper on an ION Prepared Conductive Surface and Method for Same)」と題された、1996年10月11日に出願された、本出願と同一譲渡人に譲渡される、別の同時係属米国出願シリアルナンバー-08/729,567、アトーニードケットナンバー-114は、バリア層などの導電性表面を、不活性ガスのイオンに曝して調製し、導電性表面とそれに続く銅の堆積物との間の電気導電率を向上させる方法を開示する。しかし、本発明の第1の目的は、副産物およびIC処理の残骸が実質的にない導電性表面を調製することである。

【0014】Tsuchiyaらは、1997 Symposium on VLSI Technology Digest of Technical Papers、59~60ページ、「自然位置化学蒸気洗浄を用いる超低抵抗ダイレクトコンタクトCuビア技術 (Ultra-Low Resistance Direct Contact Cu Via Technology Using In-Situ Chemical Vapor Cleaning)」という記事において、2つの銅層の間でデュアルダマシン直接接続を形成する方法を開示している。2つの誘電層を貫通して下に位置する銅層に至る接続が形成され、3つの層の間にはバリア層が存在する。しかし、介在するバリア層のない金属層間のビア接続を形成する方法は開示されていない。配線溝のためにバリア層を作製しなければならない場合に、1つの誘電性中間層を貫通してデュアルダマシン接続を形成す

る方法も開示されていない。

【0015】

【発明が解決しようとする課題】しかし、上記のいずれの方法によっても、ICに用いられる、所望の高い導電率を有する金属層間の接続は得られない。

【0016】本発明は、上記事情に鑑みてなされたものであって、その目的とするところは、ICにおける金属層間の低抵抗配線、及び金属層間の低抵抗デュアルダマシン配線、並びにそれらの形成方法を提供することにある。

【0017】

【課題を解決するための手段】本発明は、ICにおける銅ビアとそれと界面を成す金属層との間の抵抗を最小限に抑える方法を採用する。また、銅と導電性バリア層との間の導電性の劣る界面を排除するために、ビアまたはダマシン構造物にバリア層を選択的に形成する手段を採用する。また、ビアまたはダマシン構造物の形成においてバリア層を選択的に堆積および選択的にエッチングする方法を採用する。さらに、銅の汚染を防ぐためにIC配線にバリア層を選択的に形成した後、銅層間の導電率を向上させるためにバリア層を選択的に除去する方法を採用することもできる。

【0018】本発明による金属層間の低抵抗ビア配線の形成方法は、側壁表面を有し、誘電性中間層を貫通して金属層の選択されたエリアを露出する集積回路(IC)ビアにおいて、金属層間の低抵抗ビア配線を形成する方法であって、a)該ビアの上にバリア層材料を共形的に堆積させることによって、該ビアの該側壁表面および該金属層の該選択されたエリアの上にバリア層を形成する工程と、b)異方的にエッチングを行い、該ビアの該側壁表面上に堆積した該バリア層は除去せず、該金属層の該選択されたエリア上に堆積した該バリア層を選択的に除去して、これにより、バリア表面側壁を有するビアが、該金属層を繞って堆積される金属層と直接接続するために準備される工程と、を含み、それにより上記目的が達成される。

【0019】本発明による金属層間の低抵抗配線の形成方法は、第1の金属水平層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層と、該第1の誘電性中間層の上に設けられる第2のバリア層とを含む集積回路(IC)において、金属層間の低抵抗配線を形成する方法であって、a)該第1のバリア層と、該第1の誘電性中間層と、該第2のバリア層との選択された互いに重なるエリアをエッチングしてビアを形成し、該第1の誘電性中間層の垂直な側壁表面および該第1の金属層の選択されたエリアを露出する工程と、b)該工程a)において露出された該第1の誘電性中間層の該垂直な側壁表面および該第1の金属層の該選択されたエリア上に、第3のバリア層を共形的に堆積させる工程と、c)水平方向に異

方的にエッチングを行い、該第1の誘電性中間層の該垂直な側壁表面上に堆積した第3のバリア層は除去せず、該第1の金属層の該選択されたエリア上に堆積した第3のバリア層を選択的に除去して、これにより、バリア表面側壁を有するビアが、該第1の金属層を続いて堆積される金属層と直接接続するために準備される工程と、を含み、それにより上記目的が達成される。

【0020】好適な実施形態によると、前記工程c)の後に、d)前記第2のバリア層の上に第2の金属層を堆積させることによって、前記工程a)において形成された前記ビアを充填して、前記第1の金属層と接続させることにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される工程をさらに含む。

【0021】好適な実施形態によると、前記工程d)の後に、e)前記第2の金属層を選択的にエッチングして配線を形成する工程と、f)該第2の金属層の上に第4のバリア層を堆積させ、該第4のバリア層の上に第2の誘電性中間層を堆積させる工程と、g)該第2の誘電性中間層の化学機械研磨(CMP)を実行して、該第2の誘電性中間層の上に第5のバリア層を堆積させる工程と、h)前記工程a)から該工程d)を繰り返して、該第2の金属層と続いて堆積される第3の金属層との間に低抵抗接続を形成し、これにより、前記ICにおける複数の金属層が配線される工程と、をさらに含む。

【0022】好適な実施形態によると、前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される。

【0023】好適な実施形態によると、前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される。

【0024】好適な実施形態によると、前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。

【0025】好適な実施形態によると、前記第1の金属層が銅である。

【0026】好適な実施形態によると、前記第1および第2の金属層が銅である。

【0027】本発明による金属層間の低抵抗配線の形成方法は、側壁表面を有し、誘電性中間層の第2の厚みの部分を貫通して、金属層の上に設けられる該誘電性中間層の第1の厚みの部分の選択されたエリアを露出する集積回路(IC)ダマシンプ配線溝において、金属層間に低抵抗配線を形成する方法であって、a)絶縁バリア層の材料を該溝の上に異方的に堆積させて、該誘電性中間層の該第1の厚みの部分の該選択されたエリアの上に絶縁バリア層を形成する工程と、b)該絶縁バリア層と、該誘電性中間層の該第1の厚みの部分との選択された互いに重なる部分をエッチングして、該誘電性中間層の該第

1の厚みの部分の側壁表面および該金属層の選択されたエリアを露出することにより、該溝から該金属層の該選択された面積に至るビアが形成される工程と、c)該溝および該ビアの上に導電性バリア層の材料を共形的に堆積させ、該誘電性中間層の該第1および第2の厚みの部分の該側壁表面と、該金属層の該選択されたエリアとの上に導電性バリア層を形成する工程と、d)異方的にエッチングを行い、該第1の誘電性中間層の該第1および第2の厚みの部分の該側壁表面の上の該導電性バリア層は除去せず、該金属層の該選択されたエリアの上の該導電性バリア層を選択的に除去して、これにより、バリア側壁表面を有するダマシンププロセスによるビアおよび溝が、該金属層を続いて堆積される銅金属層と直接接続するために準備される工程と、を含み、それにより上記目的が達成される。

【0028】好適な実施形態によると、アルミニウムと、アルミニウム-銅合金と、タングステンとから成る群より選択される材料による金属層の選択されたエリアが露出される。

【0029】本発明による金属層間の低抵抗デュアルダマシンプ配線の形成方法は、第1の金属水平層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層とを含む集積回路(IC)であって、該第1の誘電性中間層が、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する集積回路において、金属層間の低抵抗デュアルダマシンプ配線を形成する方法であって、a)該第1の誘電性中間層の該第2の厚みの部分の選択されたエリアをエッチングして、ダマシンプ配線溝を形成し、該第1の誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該第1の誘電性中間層の該第1の厚みの部分の選択された水平表面を露出する工程と、b)該工程a)において露出された該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面の上に位置するように、第2のバリア層を、該第1の誘電性中間層の上に水平方向に異方的に堆積させ、該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う工程と、c)該工程b)において堆積された該第2のバリア層と、該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面と、該第1のバリア層との選択された互いに重なる面積をエッチングして、該第1の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第1の金属層の選択されたエリアを露出することにより、該溝から該第1の金属層の該選択されたエリアに至るビアが形成される工程と、d)該工程a)において露出された該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面と、該工程b)において堆積された該第2のバリア層と、該工程c)において露出された該第1の金属層の該選択されたエリアおよび該第1の誘電性中間層の該第1の厚みの部分の該垂

直な側壁表面との上に、第3のバリア層を共形的に堆積させる工程と、e) 水平方向に異方的にエッチングを行って、該第1の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面の上の第3のバリア層は除去せず、該第1の金属層の該選択されたエリアの上の該第3のバリア層を選択的に除去して、これにより、バリア表面側壁を有するダマシンプロセスによるビアおよび溝が、該第1の金属層を続いて堆積される金属層と直接接続するために準備される工程と、を含み、それにより上記目的が達成される。

【0030】好適な実施形態によると、前記工程e)の後に、f) 前記第2のバリア層の上に第2の金属層を堆積させ、前記工程a)において形成された前記溝と、前記工程b)において形成された前記ビアとを充填して、前記第1の金属層と接続させることにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される工程をさらに含む。

【0031】好適な実施形態によると、前記工程f)の後に、g) 前記第2の金属層の化学機械研磨(CMP)を実行する工程と、h) 該第2の金属層の上に第4のバリア層を堆積させ、該第4のバリア層の上に第2の誘電性中間層を堆積させる工程と、i) 前記工程a)から該工程f)までの工程を繰り返して、該第2の金属層と続いて堆積される金属層との間に低抵抗接続を形成し、これにより、前記ICにおける複数の金属層が配線される工程と、をさらに含む。

【0032】好適な実施形態によると、前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される。

【0033】好適な実施形態によると、前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される。

【0034】好適な実施形態によると、前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。

【0035】好適な実施形態によると、前記第1の金属層が銅層である。

【0036】好適な実施形態によると、前記第1および第2の金属層が銅層である。

【0037】本発明による集積回路(IC)における低抵抗金属層ビア配線は、金属層と、該金属層の上に設けられる誘電性中間層と、該誘電性中間層の選択されたエリアを貫通して、該誘電性中間層の側壁表面および該金属層の選択された表面を露出するビアと、該誘電性中間層の該側壁表面および該金属層の該選択された表面上にバリア層の材料を共形的に堆積させることにより形成されるバリア層であって、異方的にエッチングを行うことによって、該金属層の該選択された表面上の該バリア

層が選択的に除去され、これにより、バリア表面側壁を有するビアが、該金属層を続いて堆積される金属層と直接接続するために準備されるバリア層と、を含み、それにより上記目的が達成される。

【0038】本発明による集積回路(IC)における低抵抗金属層配線は、第1の金属水平層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層と、該第1の誘電性中間層の上に設けられる第2のバリア層と、該第1のバリア層と、該第1の誘電性中間層と、該第2のバリア層との選択された互いに重なる部分を貫通して、該第1の誘電性中間層の垂直な側壁表面および該第1の金属層の選択された表面を露出する第1のビアと、該第1の誘電性中間層の該垂直な側壁表面および該第1の金属層の該選択された表面上に第3のバリア層を構成する材料を共形的に堆積させることにより形成される該第3のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第1の金属層の該選択された表面上の該第3のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第1のビアが、該第1の金属層を続いて堆積される金属層と直接接続するために準備される第3のバリア層と、を含み、それにより上記目的が達成される。

【0039】好適な実施形態によると、前記第2のバリア層の上に設けられ、前記第1のビアを充填して、前記第1の金属層の前記選択された表面と接続する第2の金属層をさらに含み、これにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される。

【0040】好適な実施形態によると、前記第2の金属層が選択的にエッチングされて配線層が形成される金属層配線であって、該第2の金属層の上に設けられる第4のバリア層と、該第4のバリア層の上に設けられる第2の誘電性中間層と、該第2の誘電性中間層の上に設けられる第5のバリア層と、該第4のバリア層と、該第2の誘電性中間層と、該第5のバリア層との選択された互いに重なる部分を貫通して、該第2の誘電性中間層の垂直な側壁表面および該第2の金属層の選択された表面を露出する第2のビアと、該第2の誘電性中間層の該垂直な側壁表面および該第2の金属層の該選択された表面上に第6のバリア層を構成する材料を共形的に堆積させることにより形成される該第6のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第2の金属層の該選択された表面上に堆積した該第6のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第2のビアが、該第2の金属層を続いて堆積される金属層と直接接続するために準備される第6のバリア層と、をさらに含む。

【0041】好適な実施形態によると、前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群

より選択される。

【0042】好適な実施形態によると、前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される。

【0043】好適な実施形態によると、前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。

【0044】好適な実施形態によると、前記第1の金属層が銅層である。

【0045】好適な実施形態によると、前記第1および第2の金属層が銅層である。

【0046】本発明による集積回路（IC）における低抵抗金属層デュアルダマシンプ配線は、水平金属層と、該金属層の上に設けられる誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する誘電性中間層と、該誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該誘電性中間層の該第1の厚みの部分の選択された水平表面を露出するダマシンプ配線溝と、該誘電性中間層の該第1の厚みの部分の該選択された水平表面上に位置するように、水平方向における異方性堆積によって形成される絶縁バリア層と、該絶縁バリア層と、該誘電性中間層の該第1の厚みの部分との選択された互いに重なる部分を貫通して、該誘電性中間層の該第1の厚みの部分の側壁表面および該金属層の選択された表面を露出するビアと、該誘電性中間層の該第1および第2の厚みの部分の該側壁表面、該誘電性中間層の該第1の厚みの部分の該選択された水平表面、および該金属層の該選択された面積の上に導電性バリア層の材料を共形的に堆積させることにより形成される導電性バリア層であって、水平方向に異方的にエッチングを行うことによって、該金属層の該選択された表面上に堆積した該導電性バリア層が選択的に除去され、これにより、導電性バリア表面側壁を有する該ダマシンププロセスによるビアおよび溝が、該金属層を続いて堆積される銅金属層と直接接続するために準備される導電性バリア層と、を含み、それにより上記目的が達成される。

【0047】好適な実施形態によると、前記金属層の材料が、アルミニウムと、アルミニウム-銅合金と、タングステンとから成る群より選択される。

【0048】本発明による集積回路（IC）における低抵抗金属層配線は、第1の水平金属層と、該第1の金属層の上に設けられる第1のバリア層と、該第1のバリア層の上に設けられる第1の誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する第1の誘電性中間層と、該第1の誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該第1の誘電性中間層の該第

2の厚みの部分の垂直な側壁表面および該第1の誘電性中間層の該第1の厚みの部分の選択された水平表面を露出する第1のダマシンプ配線溝と、該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面上に位置するように、水平方向における異方性堆積によって形成され、該第1の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う第2のバリア層と、該第2のバリア層と、該第1の誘電性中間層の該第1の厚みの部分と、該第1のバリア層との選択された互いに重なる面積を貫通して、該第1の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第1の金属層の選択された表面を露出する第1のビアと、該第1の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面、該第1の誘電性中間層の該第1の厚みの部分の該選択された水平表面、および該第1の金属層の該選択された表面上に第3のバリア層を構成する材料を共形的に堆積させることにより形成される該第3のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第1の金属層の該選択された表面上に堆積した該第3のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該ダマシンププロセスによる第1のビアおよび溝が、該第1の金属層を続いて堆積される金属層と直接接続するために準備される第3のバリア層と、を含み、それにより上記目的が達成される。

【0049】好適な実施形態によると、前記第1の誘電性中間層の上に設けられ、前記第1のビアおよび溝を充填して、前記第1の金属層の前記選択された表面と接続する第2の金属層をさらに含み、これにより、介在するバリア層のない、最小限の抵抗接続が該金属層間に形成される。

【0050】好適な実施形態によると、前記第2の金属層上で化学機械研磨（CMP）が実行される金属層配線であって、該第2の金属層の上に設けられる第4のバリア層と、該第4のバリア層の上に設けられる第2の誘電性中間層であって、第1の厚みの部分と、該第1の厚みの部分の上に位置する第2の厚みの部分とを有する第2の誘電性中間層と、該第4のバリア層と、該第2の誘電性中間層の該第1の厚みの部分との選択された互いに重なる部分を貫通して、該第2の誘電性中間層の該第1の厚みの部分の垂直な側壁表面および該第2の金属層の選択された表面を露出する第2のビアと、該第2のビアの上に、該第2の誘電性中間層の該第2の厚みの部分の選択されたエリアを貫通して形成され、該第2の誘電性中間層の該第2の厚みの部分の垂直な側壁表面および該第2の誘電性中間層の該第1の厚みの部分の該選択された水平表面を露出する第2のダマシンプ溝と、該第2の誘電性中間層の該第1の厚みの部分の該選択された水平表面上に位置するように、水平方向における異方性堆積によって形成され、該第2の誘電性中間層の該第2の厚みの部分の該垂直な側壁表面を極わずかに覆う第5のバリア

層と、該第2の誘電性中間層の該第1および第2の厚みの部分の該垂直な側壁表面および該第2の金属層の該選択された表面の上に第6のバリア層を構成する材料を共形的に堆積させることにより形成される該第6のバリア層であって、水平方向に異方的にエッチングを行うことによって、該第2の金属層の該選択された面積上に堆積した該第6のバリア層が選択的に除去され、これにより、バリア表面側壁を有する該第2のビアおよび溝が、該第2の金属層を続いて堆積される金属層と直接接続するために準備される第6のバリア層と、をさらに含む。

【0051】好適な実施形態によると、前記第1および第2のバリア層の材料が非導電性であり、前記第3のバリア層の材料が導電性および非導電性の材料から成る群より選択される。

【0052】好適な実施形態によると、前記非導電性のバリア層の材料が、 Si_3N_4 および TiO から成る群より選択される。

【0053】好適な実施形態によると、前記導電性のバリア層の材料が、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。

【0054】好適な実施形態によると、前記第1の金属層が銅層である。

【0055】好適な実施形態によると、前記第1および第2の金属層が銅層である。

【0056】

【発明の実施の形態】図1から図3は、集積回路に完成された低抵抗金属層ビア配線を形成する方法における工程を示す。図1は、 IC10 の部分断面図である。 IC10 は第1の金属層12と、第1の金属層12の上に設けられる誘電性中間層14とを含む。本発明のいくつかの局面においては、非導電性バリア層16が、誘電性中間層14と金属層12とを分離する。本発明のいくつかの局面においては、非導電性バリア層18が、誘電性中間層14の上に設けられる。 IC10 はまた、誘電性中間層14の選択されたエリアを貫通し、誘電性中間層14の側壁表面22および金属層12の選択されたエリア24を露出するビア20を含む。

【0057】図2は、誘電性中間層14の側壁表面22および金属層の選択されたエリア24上に導電性および非導電性のバリア層材料を共形的に (conformally) 堆積させることによって形成される、誘電性中間層14の側壁表面22上のバリア層26を示す、 IC10 の部分断面図である。

【0058】図3は、金属層の選択された面積24上のバリア層26を選択的に除去するバリア層26の異方性エッチングを示す、 IC10 の部分断面図である。このプロセスにおいては、バリア層18上のバリア層26もまた除去されている。この段階で、ビア20はバリア表面側壁26を有し、金属層12を続いて堆積される金属

層 (図示せず) と直接接続するための準備が整っている。

【0059】図4～図9は、図1～図3に示す集積回路に完成された低抵抗金属層配線を形成する方法をより詳しく示す。図4は、第1の金属層32を含む集積回路30の部分断面図である。金属層32の平面を水平とするのは、本発明を明確に説明するためであり、恣意的なものである。代替案では、第1の金属層32は垂直である、すなわち、座標系の観点が 90° 回転される。第1のバリア層34が第1の金属層32の上に設けられ、第1の誘電性中間層36が第1のバリア層34の上に設けられる。第2のバリア層38が第1の誘電性中間層36の上に設けられる。

【0060】図5は、第1のバリア層34と、第1の誘電性中間層36と、第2のバリア層38との選択された互いに重なるエリアを貫通し、第1の誘電性中間層36の垂直な側壁表面42および第1の金属層32の選択されたエリア44を露出する第1のビア40を示す、 IC30 の部分断面図である。典型的には、ビア40は、フォトレジストの層を堆積させ、フォトレジストをパターニングして、ビア40が形成される隙間を形成することによって形成される。第1のバリア層34、第1の誘電性中間層36、および第2のバリア層38はフォトレジストの隙間を介してプラズマエッチングされ、これによりビア40が形成される。ビア40の形成後、フォトレジストは除去される。

【0061】図6は、第1の誘電性中間層36の垂直な側壁表面42および第1の金属層の選択されたエリア44の上に、第3のバリア層を構成する材料を共形的に堆積させることによって形成される第3のバリア層46を示す、 IC30 の部分断面図である。

【0062】図7は、第3のバリア層46を水平方向に異方的にエッチングして、第1の金属層の選択されたエリア44上の第3のバリア層46を選択的に除去した後の状態を示す、 IC30 の部分断面図である。エッチングプロセスにおいては、第2のバリア層38上の第3のバリア層46は通常除去される。バリア側壁表面46を有する第1のビア40は、第1の金属層32を続いて堆積される金属層 (図示せず) と直接接続するための準備が整っている。

【0063】図8は、第2のバリア層38上に設けられ、第1のビア40を充填して第1の金属層の選択されたエリア44と接続する第2の金属層48をさらに含む IC30 の部分断面図である。介在するバリア層のない、最小限の抵抗接続が金属層間に形成される。

【0064】図9は、第2の金属層48を選択的にエッチングして、配線または配線層を形成する工程における IC30 の部分断面図である。本発明のいくつかの局面においては、第2の金属層48がエッチングされる際、第2のバリア層38の一部が除去される。この場合、

第2のバリア層38は、図9に示すように、エッチングされない第2の金属層48の下に残る。IC30はさらに第4のバリア層50を含み、第4のバリア層50は、第2の金属層48および第2のバリア層38がエッチングにより除去された部分の第1の誘電性中間層36の上に設けられる。第2の誘電性中間層52が第4のバリア層50の上に設けられる。第2の誘電性中間層52を堆積した後の第2の誘電性中間層52の表面は段差を有する。これは、誘電性中間層52の表面の輪郭が、第2の金属層48および第1の誘電性中間層36の異なる水平平面に従うからである。本発明のいくつかの局面においては、第2の誘電性中間層52上で化学機械研磨を行い、実質的に平坦な表面を形成する。第5のバリア層54が第2の誘電性中間層52上に設けられる。IC30はまた、第4のバリア層50と、第2の誘電性中間層52と、第5のバリア層54との選択された互いに重なるエリアを貫通し、第2の誘電性中間層52の垂直な側壁表面58および第2の金属層48の選択されたエリア60を露出する第2のビア56を含む。第6のバリア層62が、第2の誘電性中間層52の垂直な側壁表面58および第2の金属層の選択されたエリア60の上に第6のバリア層62を構成する材料を共形的に堆積させることによって形成される。第6のバリア層62は、水平方向に異方的にエッチングされ、第2の金属層の選択されたエリア60上、および第5のバリア層54の水平表面上に堆積した第6のバリア層が選択的に除去される。バリア表面側壁58を有する第2のビア56は、第2の金属層48を続いて堆積される金属層（図示せず）と直接接続するための準備が整っている。

【0065】図4～図9は、2つの金属層の配線および第3の金属層の接続のための準備を示す。前述の図4～図9に示す方法と同じ方法で、集積回路におけるより多くの金属層に対してでさえ配線が形成され得る。様々な配線ビアおよび溝は、図4～図9に示すように整合する必要はなく、ビアの直径および溝の形状は変更可能である。

【0066】第1のバリア層材料34および第2のバリア層材料38は非導電性であり、第3のバリア層材料46は導電性および非導電性材料から成る群より選択される。典型的には、第3のバリア層46は導電性である。第3のバリア層46が導電性であるとき、第1の金属層32および第2の金属層48は、電気的接続を形成するために必ずしも接触している必要はない。この場合、第1の金属層32と第2の金属層48との間の電気的接続は、第3のバリア層46を介して形成される。すなわち、第2の金属層48による第2のビア40の充填が不完全であるとき、第3のバリア層46により金属層間の電気的接続が確保される。しかし、第3のバリア層46を介する間接的な電気的接続は、銅-銅の直接接続ほどの導電性を有さない。

【0067】非導電性バリア層材料は、 Si_3N_4 および TiO から成る群より選択される。導電性バリア層材料は、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。典型的には、第1の金属層32および第2の金属層48は銅である。

【0068】図10は、金属層間に低抵抗ビア配線を形成する方法における工程を示すフローチャートである。工程100において、側壁表面を有し、誘電性中間層を貫通して金属層の選択された領域を露出する集積回路のビアを提供する。工程102において、バリア層材料をビア上に共形的に堆積させ、誘電性中間層側壁表面および金属層の選択された領域上にバリア層を形成する。工程104において、異方的にエッチングを行い、誘電性中間層側壁表面上に堆積したバリア層は除去せず、金属層の選択された領域上に堆積したバリア層を選択的に除去する。工程106において、金属層を、続いて堆積される金属層と直接接続するための準備が整っているバリア表面側壁を有するビアが完成する。

【0069】図11は、金属層間に低抵抗配線を形成する方法を示す図10のフローチャートをより詳しくしたフローチャートである。工程120において、第1の金属層水平層、第1の金属層の上に設けられる第1のバリア層、第1のバリア層の上に設けられる第1の誘電性中間層、および第1の誘電性中間層の上に設けられる第2のバリア層を含む集積回路を提供する。工程122において、第1のバリア層、第1の誘電性中間層、および第2のバリア層の選択された互いに重なる領域をエッチングしてビアを形成し、第1の誘電性中間層の垂直な側壁表面および第1の金属層の選択されたエリアを露出する。工程124において、工程122において露出された第1の誘電性中間層の垂直な側壁表面および第1の金属層の選択されたエリアの上に第3のバリア層を共形的に堆積させる。工程126において、水平方向に異方的にエッチングを行い、第1の誘電性中間層の垂直な側壁表面上に堆積した第3のバリア層は除去せず、第1の金属層の選択された面積上に堆積した第3のバリア層を選択的に除去する。工程128において、第1の金属層を、続いて堆積される金属層と直接接続するための準備が整っている、バリア表面側壁を有するICビアが完成する。

【0070】本発明の一局面においては、工程126の後、更なる工程において、第2のバリア層の上に第2の金属層を堆積させ、工程122において形成されたビアを充填して、第1の金属層と接続する。2つの金属層が直接接続されるとき、介在するバリア層のない、最小限の抵抗接続が金属層間に形成される。

【0071】更なる工程では、第2の金属層を選択的にエッチングし、配線または配線層を形成する。第4のバリア層が第2の金属層の上に堆積される。選択的エッチングにより第2のバリア層が部分的に除去された場合、

第4のバリア層は露出した第1の誘電性中間層上にも堆積される。第2の誘電性中間層が第4のバリア層の上に堆積される。典型的には、第2の誘電性中間層上でCMPが行われ、平坦な水平表面が形成される。第5のバリア層が第2の誘電性中間層上に堆積される。次の工程では、図11について前述した本発明の工程が繰り返され、第2の金属層と続いて堆積される第3の金属層との間の低抵抗接続が形成される。このようにして、ICにおける複数の金属層が配線される。

【0072】第1および第2のバリア層材料は非導電性であり、第3のバリア層材料は、導電性および非導電性材料の群より選択される。非導電性バリア層材料は、 Si_3N_4 および TiO から成る群より選択される。導電性バリア層材料は、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。典型的には、第1および第2の金属層は銅である。図12から図18は、集積回路に低抵抗金属層デュアルダマシン配線を形成する方法における工程を示す図である。図12は、第1の水平金属層162と、第1の金属層162の上に設けられる第1のバリア層164と、第1のバリア層164および第1の金属層162の上に設けられる第1の誘電性中間層166を含むIC160の部分断面図である。水平という語は、明確さを目的とするものであり、恣意的である。第1の誘電性中間層166は、第1の厚みの部分168と、第1の厚みの部分168の上に位置する第2の厚みの部分170とを有する。

【0073】IC160は、第1の誘電性中間層の第2の厚みの部分170の選択されたエリアを貫通して形成され、第1の誘電性中間層の第2の厚みの部分170の垂直な側壁表面174および第1の誘電性中間層の第1の厚みの部分168の選択された水平表面176を露出する第1のダマシン配線溝172を有する。第1の金属層162が銅でない場合などの、本発明のいくつかの局面においては、第1のバリア層164は含まれない。第1の金属層162が周囲の基板エリアを汚染しない金属である場合、バリア層164は必要ではない。第1のバリア層164が含まれない場合、第1の金属層の材料は、アルミニウム、アルミニウム-銅合金、およびタングステンから成る群より選択される。

【0074】図13は、第2のバリア層178をさらに含むIC160の部分断面図である。第2のバリア層178は、水平方向における異方性堆積によって、第1の誘電性中間層の第1の厚みの部分168の選択された水平表面176の上に形成され、第1の誘電性中間層の第2の厚みの部分170の垂直な側壁表面174を極わずかに覆う。理想的には、垂直な側壁表面174には第2のバリア層178は一切堆積しない。しかし、多くの異方性堆積プロセスにおいては、少なくともいくつかの材料が垂直な側壁表面174上に堆積する。典型的には、

第2のバリア層178は電気絶縁体である。

【0075】図14は、第1のダマシンビア180を示すIC160の部分断面図である。第1のダマシンビア180は、第2のバリア層178と、第1の誘電性中間層の第1の厚みの部分168と、および第1のバリア層164との選択された互いに重なるエリアを貫通して形成され、第1の誘電性中間層の第1の厚みの部分168の垂直な側壁表面182および第1の金属層162の選択されたエリア184を露出する。

【0076】図15は、第3のバリア層186を示すIC160の部分断面図である。第3のバリア層186は、第1の誘電性中間層の第1の厚みの部分168および第1の誘電性中間層の第2の厚みの部分170の垂直な側壁表面174および182上に、共形的に堆積させることによって形成される。第1の誘電性中間層の第1の厚みの部分168の選択された水平表面176、および水平表面176上の第2のバリア層178は、このプロセスにおいて、第3のバリア層186によって共形的にコーティングされる。さらに、第3のバリア層186は、第1の金属層162の選択されたエリア184の上に堆積する。第3のバリア層186は典型的には導電性である。

【0077】図16は、水平方向に異方的にエッチングし、第1の金属層の選択されたエリア184上に堆積した第3のバリア層186を選択的に除去した後の第3のバリア層186を示すIC160の部分断面図である。同じプロセスにおいて、第3のバリア層186はまた、第1の誘電性中間層の第1の厚みの部分168の選択された水平表面176上の第2のバリア層178から除去される。この段階で、ダマシンプロセスによる第1のビア180および第1の溝172はバリア表面側壁186を有し、第1の金属層162を、続いて堆積される金属層（図示せず）に直接接続するための準備が整っている。

【0078】図17は、第2の金属層188を含むIC160の部分断面図である。第2の金属層188は、第1の誘電性中間層166の上に設けられ、第1のビア180および第1の溝172を充填して第1の金属層の選択されたエリア184と接続する。介在するバリア層のない、最小限の抵抗接続が、金属層162と188との間に設けられる。

【0079】図18は、第2の金属層188上でCMPが実行されるIC160の部分断面図である。本発明のいくつかの局面においては、CMP処理によって、第1の誘電性中間層166上の第2のバリア層178も除去される。IC160は、第2の金属層188の上に設けられる第4のバリア層190と、第4のバリア層190の上に設けられる第2の誘電性中間層192とをさらに含む。第2の誘電性中間層192は、第1の厚みの部分194と、第1の厚みの部分194の上に位置する第2

の厚みの部分196とを有する。第4のバリア層190と第2の誘電性中間層の第1の厚みの部分194との選択された互いに重なるエリアを貫通する第2のダマシンビア200は、第2の誘電性中間層の第1の厚みの部分194の垂直な側壁表面202、および第2の金属層188の選択されたエリア204を露出する。

【0080】IC160は、第2のビア200の上に設けられる第2のダマシン溝206をさらに含む。第2のダマシン溝206は、第2の誘電性中間層の第2の厚みの部分196の選択されたエリアを貫通して形成される。第2のダマシン溝206は、第2の誘電性中間層の第2の厚みの部分196の垂直な側壁表面208、および第2の誘電性中間層の第1の厚みの部分194の選択された水平表面210を露出する。

【0081】IC160は第5のバリア層212をさらに含む。第5のバリア層212は、第2のビア200がエッチングされる前に、水平方向における異方性堆積によって、第2の誘電性中間層の第1の厚みの部分194の選択された水平表面210の上に形成され、第2の誘電性中間層の第2の厚みの部分196の垂直な側壁表面208を極わずかに覆う。

【0082】IC160はまた第6のバリア層214を含む。第6のバリア層214は、第2の誘電性中間層の第1の厚みの部分194の垂直な側壁表面202、第2の誘電性中間層の第2の厚みの部分196の垂直な側壁表面208、および第2の金属層の選択されたエリア204の上に、第6のバリア層214を構成する材料を共形的に堆積させることによって形成される。典型的には、このプロセスにおいて、第2の誘電性中間層の第1の厚みの部分194の選択された水平表面210を覆う第5のバリア層212もまた第6のバリア層214によって共形的にコーティングされる。次いで、第6のバリア層214は水平方向に異方的にエッチングされ、第2の金属層の選択された面積204上に堆積した第6のバリア層214が選択的に除去される。このエッチングプロセスにおいて、第2の誘電性中間層の第1の厚みの部分194の選択された水平表面210を覆う第5のバリア層212、および第2の誘電性中間層192上の第5のバリア層212から、第6のバリア層214が除去される。第2のビア200および第2の溝206はバリア側壁表面214を有し、第2の金属層188を続いて堆積される金属層（図示せず）と直接接続するための準備が整っている。

【0083】本発明のいくつかの局面において、第1のバリア層164および第2のバリア層178の材料は非導電性であり、第3のバリア層186の材料は、導電性および非導電性の材料から成る群より選択される。非導電性バリア層材料は、 Si_3N_4 および TiO から成る群より選択される。導電性バリア層材料は、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物と

から成る群より選択される。典型的には、第1の金属層162および第2の金属層188は銅である。図19は、ダマシンプロセスを用いて金属層間に低抵抗配線を形成する方法における工程を示すフローチャートである。工程220において、側壁を有し、誘電性中間層の第2の厚みの部分を貫通し、誘電性中間層の第1の厚みの部分の選択されたエリアを露出するダマシン配線溝を含むICを提供する。誘電性中間層は金属層の上に設けられる。工程222において、絶縁バリア層材料を溝の上に異方的に堆積させ、誘電性中間層の第1の厚みの部分の選択されたエリア上に絶縁バリア層を形成する。工程224において、絶縁バリア層と誘電性中間層の第1の厚みの部分との選択された互いに重なるエリアをエッチングし、誘電性中間層の第1の厚みの部分の側壁表面および金属層の選択されたエリアを露出し、これにより溝から金属層の選択されたエリアに至るビアを形成する。本発明のいくつかの局面においては、工程224は、アルミニウム、アルミニウム-銅合金、およびタングステンから成る群より選択される金属層材料の選択されたエリアを露出する工程を含む。工程226において、導電性バリア層材料を溝およびビアの上に共形的に堆積させ、誘電性中間層の第1および第2の厚みの部分の側壁表面および金属層の選択されたエリアの上に、導電性バリア層を形成する。工程228において、異方的にエッチングを行い、第1の誘電性中間層の第1および第2の厚みの部分の側壁表面上の導電性バリア層は除去せず、金属層の選択された面積上の導電性バリア層を選択的に除去する。工程230において、金属層を続いて堆積される銅金属層と直接接続するための準備が整っている、バリア側壁表面を有するダマシンICプロセスによるビアおよび溝が完成する。

【0084】図20は、金属層間に低抵抗デュアルダマシン配線を形成する方法における工程を示す図19のフローチャートをさらに詳しくしたフローチャートである。工程240において、第1の金属水平層と、第1の金属層の上に設けられる第1のバリア層と、第1のバリア層の上に設けられる第1の誘電性中間層とを含む集積回路を提供する。第1の誘電性中間層は、第1の厚みの部分と、第1の厚みの部分の上に位置する第2の厚みの部分を有する。工程242において、第1の誘電性中間層の第2の厚みの部分の選択された面積をエッチングし、ダマシン配線溝を形成して、第1の誘電性中間層の第2の厚みの部分の垂直な側壁表面、および第1の誘電性中間層の第1の厚みの部分の選択された水平表面を露出する。工程244において、工程242において露出された第1の誘電性中間層の第1の厚みの部分の選択された水平表面の上に位置し、第1の誘電性中間層の第2の厚みの部分の垂直な側壁表面を極わずかに覆うように、第2のバリア層を第1の誘電性中間層の上に、水平方向に異方的に堆積させる。工程246において、工程

244において堆積された第2のバリア層と、第1の誘電性中間層の第1の厚みの部分の選択された水平表面と、第1のバリア層との選択された互いに重なるエリアをエッチングして、第1の誘電性中間層の第1の厚みの部分の垂直な側壁表面および第1の金属層の選択されたエリアを露出する。これにより、溝から第1の金属層の選択されたエリアに至るビアが形成される。

【0085】工程248において、工程242において露出された第1の誘電性中間層の第2の厚みの部分の垂直な側壁表面、工程244において堆積された第2のバリア層、および工程246において露出された第1の金属層の選択された面積ならびに第1の誘電性中間層の第1の厚みの部分の垂直な側壁表面上に、第3のバリア層を共形的に堆積させる。工程250において、水平方向に異方的にエッチングを行い、第1の誘電性中間層の第1および第2の厚みの部分の垂直な側壁表面上の第3のバリア層は除去せず、第1の金属層の選択されたエリア上の第3のバリア層を選択的に除去する。工程252において、第1の金属層を、続いて堆積される金属層と直接接続するための準備が整っている、バリア表面側壁を有するICダマシンプロセスによるビアおよび溝が完成する。

【0086】本発明のいくつかの局面は、工程250の後に、第2のバリア層の上に第2の金属層を堆積させ、工程242において形成された溝、および工程244において形成されたビアを充填して、第1の金属層の選択された面積と接続させる工程をさらに含む。金属層間に、介在するバリア層のない、最小限の抵抗接続が形成される。更なる工程において、第2の金属層の化学機械研磨を実行し、第2の金属層の上に第4のバリア層を堆積させ、第4のバリア層の上に第2の誘電性中間層を堆積させる。次の工程では、図20に示す前述の本発明の工程が繰り返され、第2の金属層と続いて堆積される第3の金属層との間の低抵抗接続が形成される。このようにして、ICにおける複数の金属層が配線される。第1および第2のバリア層材料、およびその他のIC層上の配線の対応するバリア層材料は非導電性で、第3のバリア層材料、およびICにおけるその他の配線層の対応するバリア層材料は、導電性および非導電性材料から成る群より選択される。非導電性バリア層材料は、 Si_3N_4 および TiO から成る群より選択される。導電性バリア層材料は、高融点金属と、 TiN 、 WN 、および TaN を含む高融点金属化合物とから成る群より選択される。典型的には、第1および第2の金属層は銅である。本発明のその他の実施形態および変形は当業者には明らかである。

【0087】

【発明の効果】本発明は、ICにおける銅金属層間の新規な配線を形成する2つの方法を開示する。これらの方法が提供する第1の利点は、ほとんどの銅IC構造物に

において典型的である銅中間層間の導電性バリア層が排除されることである。銅層の直接の接触により、バリア層を使用する配線よりも何倍も導電性の高い配線がもたらされる。本発明による方法は、共形的堆積および異方性エッチングの比較的単純なIC処理を含む。

【0088】また、本発明によれば、バリア層を選択的に形成および選択的にエッチングするので、プロセスの工程数が削減される。

【図面の簡単な説明】

10 【図1】集積回路に低抵抗金属層ビア配線を形成する方法における工程を示す図である。

【図2】集積回路に低抵抗金属層ビア配線を形成する方法における別の工程を示す図である。

【図3】集積回路に低抵抗金属層ビア配線を形成する方法における別の工程を示す図である。

【図4】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

【図5】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

20 【図6】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

【図7】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

【図8】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

【図9】図1～図3に示す集積回路に低抵抗金属層配線を形成する方法をより詳しく示す図である。

【図10】金属層間に低抵抗配線を形成する方法における工程を示すフローチャートである。

30 【図11】金属層間に低抵抗配線を形成する方法を示す図10のフローチャートをより詳しくしたフローチャートである。

【図12】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法におけるある工程を示す図である。

【図13】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

【図14】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

40 【図15】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

【図16】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

【図17】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

【図18】集積回路に低抵抗金属層デュアルダマシンプ配線を形成する方法における別の工程を示す図である。

【図19】ダマシンプロセスを用いて金属層間に低抵抗配線を形成する方法における工程を示すフローチャートである。

50 【図20】金属層間に低抵抗デュアルダマシンプ配線を形


成する方法における工程を示す図19のフローチャートをさらに詳しくしたフローチャートである。

【符号の説明】


- 10 IC
- 12 金属層
- 14 誘電性中間層
- 16、18 バリア層
- 20 ピア
- 22 側壁表面
- 24 選択された面積
- 26 バリア層/バリア表面側壁
- 30 IC
- 32 第1の金属層
- 34 第1のバリア層
- 36 第1の誘電性中間層
- 38 第2のバリア層
- 40 第1のビア
- 42 垂直な側壁表面
- 44、60 選択されたエリア
- 46 第3のバリア層
- 48 第2の金属層
- 50 第4のバリア層
- 52 第2の誘電性中間層
- 54 第5のバリア層

- 56 第2のビア
- 58 垂直な側壁表面
- 62 第6のバリア層
- 160 IC
- 162 第1の金属層
- 164 第1のバリア層
- 166 第1の誘電性中間層
- 168、194 第1の厚みの部分
- 170、196 第2の厚みの部分
- 10 172 第1のダマシンプ線溝
- 174、182、202、208 垂直な側壁表面
- 176、210 選択された水平表面
- 178 第2のバリア層
- 180 第1のダマシンプビア
- 184、204 選択されたエリア
- 186 第3のバリア層
- 188 第2の金属層
- 190 第4のバリア層
- 192 第2の誘電性中間層
- 20 200 第2のダマシンプビア
- 206 第2のダマシンプ溝
- 212 第5のバリア層
- 214 第6のバリア層


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図12】




【図13】




【図14】




【図10】




【図11】




【図15】




【図16】




【図17】




【图 18】



【图 19】



【図20】



フロントページの続き

(72)発明者 ツエ ヌエン
 アメリカ合衆国 ワシントン 98683,
 バンクーバー, エスイー 171エステー
 ー プレイス 1603

(72)発明者 シエン テン スー
 アメリカ合衆国 ワシントン 98607,
 カマス, エヌダブリュー トラウト コ
 ート 2215